Synopsys Design Compiler

Synopsys Design Compiler

نرم افزار سنتز منطق ASIC برای تهیه Verilog ، VHDL و System Verilog در ماسک GDSII برای ساخت IC.
Synopsys Design Compiler 2010 را ارائه می دهد که یک سرعت دو برابر از سنتز و جریان اجرای فیزیکی را فراهم می کند.اگر طراحان RTL بتوانند زود هنگام مسائل مربوط به طرح کف را شناسایی و برطرف کنند ، می توانند چه کاری انجام دهند.

سایت اینترنتی:

دسته بندی ها

گزینه های Synopsys Design Compiler برای همه سیستم عامل های دارای مجوز

Scriptum

Scriptum

Scriptum یک ویرایشگر متن رایگان است که در طراحی VHDL و Verilog متمرکز است و روی ویندوز و لینوکس کار می کند.با استفاده از یک رابط پنجره چند سند همراه با صفحات برگه ، محیطی نرم و صاف برای ویرایش VHDL ، Verilog و سایر فایلهای زبانی به شما ارائه می دهد.
Synplify Pro

Synplify Pro

سنتز عمومی FPGA جلویی برای FPGA مانند Xilinx و Altera.